

(19) 世界知的所有権機関 国際事務局



1 (BERN BENYALI) NEKKIN KERIL KUN 18 (BENJUAN BENYALIAN BUNK BENJUKAN KERIAN BUNK BENJUKAN BENJUKAN BENJUKAN B

(43) 国際公開日 2003年12月24日(24.12.2003)

PCT

(10) 国際公開番号 WO 03/107661 A1

(51) 国際特許分類?:

H04N 5/335, H01L 27/148

Tokyo (JP).

(72) 発明者; および (75) 発明者/出願人 (米国についてのみ): 遠山 隆之

(TOYAMA, Takayuki) [JP/JP]; 〒141-0001 東京都品

川区 北品川6丁目7番35号 ソニー株式会社内

160-0023 東京都 新宿区 西新宿 1 丁目 8 番 1 号 新宿

(74) 代理人: 角田 芳末,外(TSUNODA, Yoshisue et al.); 〒

(21) 国際出願番号:

PCT/JP03/07496

(22) 国際出願日:

2003 年6月12日(12.06.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(81) 指定国 (国内): CN, JP, KR, US.

(30) 優先権データ:

特願2002-170986

2002年6月12日(12.06.2002)

添付公開書類:

国際調査報告書


ピル Tokyo (JP).

(71) 出願人 (米国を除く全ての指定国について): ソニー株 式会社 (SONY CORPORATION) [JP/JP]; 〒141-0001 東京都 品川区 北品川6丁目7番35号 Tokyo (JP).

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(54) Title: SOLID-STATE IMAGING DEVICE, METHOD FOR DRIVING SOLID-STATE IMAGING DEVICE, IMAGING METHOD, AND IMAGER

(54) 発明の名称: 固体撮像素子、固体撮像素子の駆動方法、撮像方法および撮像装置



20...IMAGER
40...CCD SOLID-STATE IMAGING DEVICE
A...UNIT CELL
70...DRIVING POWER SUPPLY
10...VERTICAL TRANSFER ELECTRODE
14...VERTICAL TRANSFER PLECTRODE
14...VERTICAL TRANSFER PLES
15...VERTICAL TRANSFER PLES
16...VERTICAL CCD
16...CHARGE DETECTION SECTION
16...CHARGE DETECTION SECTION
17...VERTICAL TRANSFER TRANSFER
16...VERTICAL CCD
16...CHARGE DETECTION SECTION
17...VERTICAL TRANSFER TRANSFER
16...VERTICAL CCD
16...CHARGE DETECTION SECTION
17...VERTICAL CCD
16...VERTICAL CCD

D...BAND LIMITING SECTION
230...BAND LIMITING SECTION
230...BAND LIMITING SECTION
250...COLS PROCESSING SECTION
250...COLD SELECTING SECTION
270...COLLUMN SELECTION SECTION
3...HORIZONTAL SCAZIMING SECTION
30...COLUMN SELECTION PULSE GENERATING SECTION
30...EXTERNAL CIRCUIT
30...TAING GENERATOR TO
300...(OUTPUT SIGNAL LINE)

(57) Abstract: A CCD solid-state imaging device of a scanning reading type, its driving method, an imaging method, and an imager. Vertical CCD columns can be allocated to one charge detecting section with a particularly small number of wires. Adjoining vertical CCD columns are allocated to one charge detecting section. The number of stages of voltage transfer between a vertical

/続葉有/



WO 03/107661 A1



CCD column and a voltage detecting section is varied, the arrangement of electrodes is contrived, or the driving timing is adjusted. The phases of charge transfer in adjoining vertical CCD columns of when the horizontal charge in the same position in the horizontal row direction produced in a photosensitive section is made to reach the charge detecting section are different from one another.

(57) 要約: 本発明はスキャニング読出方式のCCD固体撮像素子と駆動方法、並びに撮像方法及び撮像装置に関し、特に少ない配線数で、複数の垂直CCD列を1つの電荷検出部に割り当てることができるようにする。本発明は、1つの電荷検出部に対して、隣接した複数列分の垂直CCDを割り当てる。さらに、垂直CCD列と電圧検出部との間の電圧転送の段階を違える、電極配置を工夫する、あるいは駆動タイミングを調整する。そして、隣接する複数の垂直CCD列について、感光部で得た水平列の方向における同一位置の水平電荷を電荷検出部に到達させるときの電荷転送の位相を異なるようにする。

明 細 書

固体撮像素子、固体撮像素子の駆動方法、撮像方法および撮像 装置

5 技術分野

本発明は、固体撮像素子、固体撮像素子の駆動方法、撮像方法および撮像装置に関する。

背景技術

25

- 10 従来から、CCD (charge couple device) は、撮像装置の電荷転送部として広く用いられてきた。CCDを撮像装置に用いるときには、水平画素数と略同数の垂直CCDと1個の水平CCDを配置して、電荷は各画素に配置された光電変換部から垂直CCD、水平CCD、そして出力部に転送される。
- 15 ところで、近年、ビデオカメラなどの小型化、高解像度化の要求が強く、撮像装置の画像分解能を向上させるため、同一光学サイズにおいて画素数を増大させる傾向がある。しかし、画素数を増大させると、当然ながら読み出し時間が増大する。逆に同一時間に全画素分を読み出す場合、同一時間に読み出さなければならない信号数が増大するので、必然的に読出しのためのクロック周波数が高くなる。

図17は、従来型のCCD固体撮像素子を表したものである。 図17に示したCCD固体撮像素子1は、インターライン方式の ものであり、撮像領域2には画素3に対応するフォトダイオード (感光部) 4が多数、垂直(行)方向および水平方向(列)方向 において2次元マトリクス状に配列されている。また撮像領域2 には、フォトダイオード4の垂直列ごとに設けられ、各フォトダ イオード4から読出ゲート8を介して読み出された信号電荷 e を

25

垂直転送する複数本の垂直CCD5が設けられている。

さらに、複数本の垂直CCD5の各転送先側端部すなわち最後の行に隣接して、図の左右方向に延在する水平CCD6が1ライン分設けられている。水平CCD6の転送先側端部(図の左側)には、たとえばフローティングデフュージョンアンプFDA構成の電荷検出部7が設けられている。この電荷検出部7は、水平CCD6から順に注入される信号電荷を画素信号電圧に変換して出力する。画素信号電圧を時系列に出力することで撮像信号Sが得られる。

10 図18は、従来型のCCD固体撮像素子1を駆動する転送パルスのタイミングチャートの模式図である。撮像領域2の画素3に対応するフォトダイオード4で光電変換された信号電荷eは、読出ゲート8を介して垂直CCD5に読み出される。垂直CCD5は、たとえば4相駆動用の垂直転送パルスφV1~φV4により駆動されることで、垂直CCD6に転送する。水平CCD6は、たとえば2相駆動用の水平転送パルスφH1、φH2により駆動されることで、垂直CCD5から転送された信号電荷eをさらに電荷検出部7まで転送する。これにより、信号電荷eが時系列の撮20 像信号Sに変換されて電荷検出部7から出力される。

このとき、図18に示すように、フォトダイオード4で得た信号電荷eが垂直CCD5を介して水平CCD6まで転送される時間と、水平CCD6に転送された信号電荷eが水平CCD6を介して電荷検出部7に転送される時間とを比べると、後者の方が圧倒的に長い。すなわち、全部の画素3の信号電荷eを読み出すために必要な時間は、水平CCD6の転送速度で制限される。つまり、CCD固体撮像素子においては、水平CCD6のクロック周波数が最も高く、如何にこれを抑えるかが、多画素化のキーポイ

25

ントの1つとなる。

また、同一光学サイズにおける画素数の増大は、1画素あたりのセンサ部の面積低下を招き、ひいては感度の低下という問題を 生じさせる。

5 現在の固体撮像素子の主流であるCCD固体撮像素子では、このクロック周波数の限界および1画素当たりの感度低下が、画素数増大に対するの制限要因となっている。以下、この点について具体的に説明する。

水平CCDのクロック周波数を低減する読出方式としては、大きく分けて2つの案が考案されている。第1の方法は、たとえば特許第2785782号や特開平2001-119010号に示されている方法であり、固体撮像素子のセンサ部を複数ブロックに分割し、各々のブロックの水平CCDで電荷を転送するというものである。以下、第1の方法を、「複数水平CCD読出方式」という。

また第2の方法は、たとえば特開平6-97414号や特許第3057898号に示されている方法であり、各垂直CCDごとにフローティングデフュージョンアンプFDAなどの電荷検出部を設け、この電荷検出部で信号電荷を電圧信号に変換し、各垂直CCDの電圧信号をスイッチ切替えにより順次出力部に出力するというものである。以下、第2の方法を、「スキャニング読出方式」という。

ここで、上記2つの読出方式についてもう少し深く考えてみる。 先ず「複数水平CCD読出方式」を考えてみると、水平CCDを 複数プロックに分割し複数の出力をパラレルに出力することで、 見かけのデータレートは向上する。これにより、水平CCDのク ロック周波数を下げることができる。

しかし、信号電荷を画素信号に変換する電荷検出部が複数に分

かれており、この電荷検出部における変換ゲインの違いにより、 各プロックから出力された信号レベルに濃度むらを生じ、ブロッ クの継ぎ目部分が不連続となる。画像全体に対して数プロックに 分割しており、この濃度むらが画像上に太い縞模様として現れ、 比較的低い周波数であるので、縞模様(濃度むら)が視認されて しまう。

また、従来のCCD型撮像素子と基本的に読出方式は変わらず、 1ブロックに関してはシリアル出力である。今後は、多画素化に 伴う感度低下を補うために、同一行(水平列)の同一色の信号を 10 混ぜ合わせるといった加算方式の信号補正などが重要となってく ると考えられるが、この「複数水平CCD読出方式」は、基本的 にはシリアル出力であるために、画素信号の選択性が非常に小さ い。すなわち、多画素化による感度低下を信号補正で補うことは 困難であると考えられる。

大に、「スキャニング読出方式」を考えてみると、特開平 6 - 9 7 4 1 4 号に示されているように、垂直 C C D 列ごと、もしくは、複数垂直 C C D 列ごとにフローティングデフュージョンアンプド D A などの電荷検出部が対応付けられる。この場合、電荷検出部における変換ゲインの違いによる濃度むらは、比較的高い周波数 20 となるので、画像上における濃度むらは視認されず、殆ど問題とならない一方で、電荷検出部間のリセットバラツキが問題になってくる。リセットバラツキを除去するためには、電荷検出部以降にたとえば C D S (Correlated Double Sampling: 相関 2 重サンプリング) 回路を設けるのが望ましく。 C D S 回路の規模 (C D S 回路面積の大部分は数 p F の容量である)を考えると、 C D S 回路の数を少なくできる方式が望ましい。

この場合、垂直CCD列ごとに設けた電荷検出部からの出力信号をスイッチで切り替えて1つのCDS回路に入力する第1の方

20

式と、複数垂直CCD列ごとに1つの電荷検出部を設け、この電荷検出部ごとに1つのCDS回路を設ける第2の方式とが考えられる。

しかしながら、第1の方式では、CDS回路の数が減るものの、CDS回路部分での処理周波数が水平CCDのクロック周波数と等しく、多画素化の上で問題となる。つまり、クロック周波数が高いという問題が、水平CCDからCDS回路に移ったに過ぎない。この点に鑑みれば、複数垂直CCD列ごとに1つの電荷検出部を設ける第2の方式の方が望ましい。

10 しかし、第2の方式では、複数垂直CCD列を切り替えて信号電荷を読み出すための選択ゲートVOG(読出ゲート)を垂直CCDと電荷検出部の間に設けなければならない。垂直CCDと電荷検出部との間に選択ゲートを設けることは、図19(A)に示すように、「スキャニング読出方式」を等価回路から考えると可能であるが、実際のパターンを考えると、読出ゲートへの選択線の配線が問題となってくる。

すなわち、図19(B)に示すように、たとえば4つの垂直 C C D 列11を1つの電荷検出部12に割り当てると、外側のカラムA, Dは、選択ゲート13A、13Dへの選択線をパターニングできるが、内側の中央に存在するカラムB, C は、スペースがなく、斜線で示す選択ゲート13B、13Cへの選択線を実パターンとして形成することは難しい。フローティングデフュージョンF D上にパターニングすることも考えられるが、ノイズが発生するという新たな問題を招く。

25 以上述べたように、従来のCCD固体撮像素子は、多画素化に 伴う、感度低下および水平CCDのクロック周波数の低減問題が 依然として解決できていない。

発明の開示

5

10

20

25

本発明は、クロック周波数と感度の両面を改善することのできるCCD固体撮像素子、およびこのCCD固体撮像素子を駆動する方法、並びにCCD固体撮像素子を用いた撮像方法および撮像装置を提供することを目的とする。

本発明に係る第1の固体撮像素子は、水平列および垂直列の各方向に2次元状に配列され、光を受光することで信号電荷を得る複数の感光部と、感光部により得た信号電荷を垂直列の方向に転送する垂直列電荷転送部と、隣接する複数の垂直列ごとに設けられ、垂直列電荷転送部により転送された信号電荷を画素信号に変換する電荷検出部と、垂直列電荷転送部と電荷検出部との間に配された、複数の垂直列のそれぞれについて電荷転送の段数が異なるダミー電荷転送部とを備えた。

この第1の固体撮像素子において、隣接する複数の垂直列電荷 15 転送部は、垂直転送駆動用の電極が共通に使用されたものとする のが望ましい。

また、隣接する2列の垂直列ごとに電荷検出部を設けてもよい。 この場合、ダミー電荷転送部は、同一水平列の感光部の信号電荷 が電荷検出部に到達するときの電荷転送の位相を、180度反転 させる分だけ、電荷転送の段数が異なるものとする。

本発明に係る第2の固体撮像素子は、水平列および垂直列の各方向に2次元状に配列され、光を受光することで信号電荷を得る複数の感光部と、感光部により得た信号電荷を垂直列の方向に転送する垂直列電荷転送部と、隣接する複数の垂直列ごとに設けられ、垂直列電荷転送部により転送された信号電荷を画素信号に変換する電荷検出部とを備えた。また、隣接する複数の垂直列について、共通の垂直転送制御信号が印加されたとき、感光部で得た水平列方向における同一位置の信号電荷を電荷検出部に到達させ

25

るときの電荷転送の位相が異なるものとなるように垂直転送駆動 用の電極を形成した。

本発明に係る第1あるいは第2の固体撮像素子において、電荷 検出部は、フローティングデフュージョン(浮遊拡散層)を信号 電荷の入力側に備えたものであるとよい。そしてこの場合、信号 電荷の入力側に、隣接する複数の垂直列について共用される、信 号電荷を読み出すための読出ゲートを有するものとするのが望ま しい。また、読出ゲートへの配線は、隣接する他の電荷検出部に ついての読出ゲートへの配線と共用されていてもよい。

10 このように、上記第1および第2の固体撮像素子は、要するに、 複数の感光部と、この感光部により得た信号電荷を垂直列方向に 転送する垂直列電荷転送部と、各垂直列ごとに設けられ、垂直列 電荷転送部により転送された信号電荷を画素信号に変換する電荷 検出部とを備え、その隣接する複数の垂直列について、共通の垂 直転送制御信号が印加されたとき、感光部で得た水平列方向にお ける同一位置の信号電荷を電荷検出部に到達させるときの電荷転 送の位相が異なるものとなるように形成されているものであれば よい。

そして、これを実現する具体的手段として、電荷転送の段数が 20 異なるようにしたダミー電荷転送部を利用したものが第1の固体 撮像素子であり、垂直転送制御信号(転送パルス)が印加される 垂直転送電極の形成態様にて対応をとったものが第2の固体撮像 素子である。

本発明に係る第3の固体撮像素子は、前記第1および第2の固体撮像素子とは異なる観点からのものであり、水平列および垂直列の各方向に2次元状に配列され、光を受光することで信号電荷を得る複数の感光部と、感光部により得た信号電荷を垂直列の方向に転送する垂直列電荷転送部と、隣接する2つの垂直列ごとに

15

20

25

設けられ、垂直列電荷転送部により転送された信号電荷を画素信号に変換する電荷検出部とを備えた。そして、電荷検出部の信号電荷の入力側に、2つの垂直列についてそれぞれ独立に設けられた、信号電荷を読み出すための選択ゲートを設けた。

本発明に係る第1、第2、あるいは第3の固体撮像素子において、電荷検出部は、信号電荷を画素信号に変換した後に初期化するためのリセットゲートを電荷検出部ごとに有するものであるとよい。

あるいは、電荷検出部の後段に、画素信号における信号電荷の 10 ないときの出力と信号電荷のあるときの信号レベルの差を検知す る差動検知部を備えたものとすることが望ましい。

また、隣接する複数の垂直列についての電荷検出部が、さらに複数の垂直列を組として垂直列の方向に複数個設けられており、この複数個の電荷検出部の後段に、複数個の電荷検出部のそれぞれから出力された画素信号を水平列の方向に順次時系列に選択して出力する水平走査部を備えたものとすることが望ましい。

本発明に係る固体撮像素子の駆動方法は、本発明に係る第1、 第2、あるいは第3の固体撮像素子を駆動する方法であって、隣 接する複数の垂直列についての画素信号が、垂直列の方向への信 号電荷の転送における異なる位相で出力されるよう駆動すること とした。

そしてたとえば、電荷検出部が、信号電荷の入力側に、信号電荷を読み出すための選択ゲートと、信号電荷を画素信号に変換した後に初期化するためのリセットゲートを有している場合、選択ゲートがオフのときにリセットゲートをオンさせることで、隣接する複数の垂直列について順に読み出す。

本発明に係る撮像方法は、本発明に係る第1、第2、あるいは 第3の固体撮像素子を用いて撮像信号を得る撮像方法であって、

10

15

20

25

最初に、隣接する複数の垂直列についての画素信号を、垂直列の 方向への信号電荷の転送における異なる位相で取得する。次に、 この取得した画素信号を水平列の方向に順次時系列に選択するこ とにより、異なる位相のそれぞれについての撮像信号を得る。最 後に、複数の垂直列の並び順に応じて撮像信号の画素信号を水平 列の方向に並び替えることにより、水平列の方向に順序が揃った 撮像信号を得る。

本発明に係る撮像装置は、本発明に係る第1、第2、あるいは 第3の固体撮像素子を用いて撮像信号を得る装置であって、固体 撮像素子から、垂直列の方向への信号電荷の転送における異なる 位相で出力された画素信号を水平列の方向に順次時系列に選択す ることにより、異なる位相のそれぞれについての撮像信号を得る 水平走査部と、複数の垂直列の並び順に応じて 水平走査部から 出力された撮像信号の画素信号を水平列の方向に並び替えること により、水平列の方向に順序が揃った撮像信号を得る水平列整合 部とを備えた。

第1の固体撮像素子は、複数の垂直列に対して1つの電荷検出部を割り当てるとともに、垂直列電荷転送部と電荷検出部との間に対して電荷転送部を設けた。これにより、複数の垂直列に対して、垂直転送電極や選択ゲート用の電極などの種々の電極やゲートを共用できるようにした。

第2の固体撮像素子は、複数の垂直列に対して1つの電荷検出部を割り当てるとともに、隣接する複数の垂直列電荷転送部に対して、同一水平列の感光部の信号電荷が電荷検出部に到達するときの電荷転送の位相が異なるように垂直転送駆動用の電極を形成した。そしてこれにより、複数の垂直列に対して、垂直転送電極や選択ゲート用の電極などの種々の電極やゲートを共用できるようにした。

10

第3の固体撮像素子は、2本の垂直列に対して1つの電荷検出部を割り当てるとともに、電荷検出部の信号電荷の入力側に、信号電荷を読み出すための選択ゲートを2つの垂直列について独立に設けた。これにより、選択ゲートへの選択線の配線の問題を解消する。

本発明に係る駆動方法においては、隣接する複数の垂直列についての画素信号が、垂直転送における異なる位相で出力されるよう駆動することとした。そして、本発明に係る撮像方法および装置においては、この垂直転送における異なる位相で取得された画素信号を水平列方向に順次時系列に選択することで、各位相についての撮像信号を得る。そして、垂直列の並び順に応じて画素信号を水平列方向に並び替えることで、撮像エリア上の撮像画像情報と撮像信号とが同一の配列となるようにした。

以上のように、本発明の第1の形態による固体撮像素子(たと 15 えば第1,第2の固体撮像素子)は、隣接する複数の垂直列を纏めて1つの電荷検出部に割り当て、さらに、電荷検出部との間の垂直転送の段数を違える、電極配置を工夫する、あるいは駆動パルスタイミングを調整するなどして、感光部で得た水平列方向における同一位置の信号電荷を電荷検出部に到達させるときの電荷 20 転送の位相が異なるものとなるように形成した。これにより、複数垂直列に対して選択ゲートVOGを独立に設ける必要がなくなり、配線上の制約が非常に少なくなり、後段のCDS回路などのスペースを確保することができる。

また、本発明の第2の形態による固体撮像素子(たとえば第3 25. の固体撮像素子)、即ち2列分を1つの電荷検出部に割り当て、垂直列からの電荷転送を制御する切替機構(選択ゲート)を独立に設けた構成では、第1の形態よりも選択ゲートへの配線数は増えるが、中央部の選択ゲートへの配線スペースは問題とならない。 このように、本発明の固体撮像素子は、各列に共通の垂直転送電極を使用することや、その複数列に共通の選択ゲートを使用して配線上の制約を減らしつつ、電荷検出部にて変換された各垂直列の画素信号を水平方向に順次切り替えることで水平方向の信号取り出しを実現するので、水平方向用の電荷転送部(水平CCDなど)を用いずに、信号電荷に対応した撮像信号を得ることができる。

水平方向用の電荷転送部を用いないので、固体撮像素子の画素数を多くした際に問題になる水平クロック周波数が限界になる問題を解消できる。

垂直列ごとに信号を読み出すことができるので、多画素化のために生じる一画素当たりの感度低下を、隣接画素(もしくは2画素離れた所にある同色画素)の信号を利用して、補完することができる。

15

10

5

図面の簡単な説明

図1は本発明に係るCCD固体撮像素子を用いた撮像装置の 第1実施形態を示す概略構成図である。

図2は第1実施形態のCCD固体撮像素子における、垂直C

- 20 CDと読出処理部との境界部分近傍を示した模式的平面図である。 図3は第1実施形態のCCD固体撮像素子における、垂直C
 - CDと読出処理部との境界部分近傍を示した模式的断面図である。 図4は第1実施形態のCCD固体撮像素子における、垂直C
- C D およびダミー垂直 C C D を駆動する垂直転送パルスφ V 1 ~ 25 φ V 6 のタイミングチャートの模式図である。

図5は第1実施形態のCCD固体撮像素子における、垂直CCDおよびダミー垂直CCDを構成する垂直転送電極と印加される垂直転送パルスφV1~φV6の関係を説明する図である。

図 6 は第 1 実施形態の C C D 固体撮像素子における、垂直 C C D およびダミー垂直 C C D を駆動する垂直転送パルス φ V 1 ~ φ V 6 と、電荷転送との関係を説明する図である。

図7は垂直転送電極の配置を変えることで、電荷転送を逆相に 5 する一例を説明する垂直転送パルス φ V 1 ~ φ V 6 のタイミング チャートの模式図である。

図・8 A は垂直転送電極の配置を変えることで、電荷転送を逆相にする 1 例を説明する垂直転送電極と印加される垂直転送パルス ϕ V 1 \sim ϕ V 6 の関係を説明する図であり、図 8 B は垂直転送電極のパターニングの模式図である。

図9は第1実施形態のCCD固体撮像素子における、垂直転送パルスと電荷転送との関係を説明する図である。

図10Aは読出処理部における、1ユニット分の第2の構成例を示す回路図であり、図10Bは各信号波形図である。

15 図11は読出処理部における、1ユニット分の第2の構成例を示す回路図である。

図12Aは読出処理部の後段に繋がる信号処理回路を含めた 撮像装置の全体構成の一例を示したブロック図であり、図12B はその要部のブロック図である。

20 図13は第1実施形態のCCD固体撮像素子の第1変形例を 説明する図である。

図14は第1実施形態のCCD固体撮像素子の第2変形例を 説明する図である。

図15は第1実施形態のCCD固体撮像素子を4相駆動する 25 場合の変形例を説明する図である。

図16Aは第3実施形態のCCD固体撮像素子を説明する要部の回路図であり、図16Bはその模式的平面図である。

図17は従来型のCCD固体撮像素子を示す構成図である。

15

20

図18は従来型 C C D 固体撮像素子を駆動する転送パルスのタイミングチャートの模式図である。

図19Aは従来型の「スキャニング読出方式」の問題を説明 する要部の回路図であり、図19Bはその模式的平面図である。

発明を実施するための最良の形態

以下、図面を参照して本発明の実施の形態について詳細に説明する。

図1は、本発明に係るCCD固体撮像素子を用いた撮像装置の 10 第1実施形態を示す概略構成図であり、インターライン転送方式 のCCDエリアセンサに適用した場合を示す。

図1に示す撮像装置20は、撮像エリア100および撮像エリア100に対して図面上の下側に配された読出処理部200を有するCCD固体撮像素子10と、CCD固体撮像素子10を駆動する外部回路30と備えている。

外部回路30は、CCD固体撮像素子40に対して、ドレイン電圧VDD、ゲート電圧VGG、あるいはリセットドレイン電圧VRDなどの所望の駆動電圧を供給する駆動電源70と、垂直転送パルスφV1~φV6、読出パルスXSG、選択ゲート電圧(固定電圧)VoG、リセットゲートパルスφRG、クランプパルスCLP、ホールドパルスHPなどのCCD固体撮像素子40を駆動するための種々のパルス信号、あるいは列選択パルス生成部280に対しての制御信号CNTなどを生成するタイミングジェネレータ(TG)80を含む。

25 この撮像装置 2 0 を構成する C C D 固体撮像素子 4 0 は、半導体基板上に、画素 (ユニットセル) に対応して受光素子の一例である P N 接合のフォトダイオードなどからなる感光部 (センサ部;フォトセル) 1 2 0 が多数、垂直(行)方向および水平方向

10

15

20

25

(列) 方向において 2 次元マトリクス状に配列されている。これら感光部 1 2 0 は、受光面から入射した入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する。

またCCD固体撮像素子40は、感光部120の垂直列ごとにそれぞれ6相駆動に対応する複数本(本例では1ユニットセル当たり6本)の垂直転送電極V1~V6を有した垂直列電荷転送部の一例である垂直CCD130が配列されている。垂直転送電極V1~V6は、隣接する垂直CCD130に対して、撮像エリア100では、同一の水平列の感光部120の信号電荷が同相で電荷検出部210側に転送されるように、図中水平列方向にほぼ真っ直ぐに延びている。

2次元マトリクス状に配列された多数の感光部120と、これら感光部120の垂直列ごとに設けられ、各感光部120から読出ゲート部(図示せず)を介して読み出された信号電荷を垂直転送する複数本の垂直CCD130とによって撮像エリア100が構成されている。

各垂直転送電極 V 1 ~ V 6 は、転送方向の繰返し単位を感光部 1 2 0 の 1 画素(すなわちユニットセル)ごととしている。転送 方向は図中縦方向であり、この方向に垂直 C C D 1 3 0 が設けられている。さらに、これら垂直 C C D 1 3 0 と各感光部 1 2 0 との間には読出ゲート部(トランスファゲート) R O G が介在している。また各ユニットセルの境界部分にはチャネルストップ(素子分離層) C S が設けられている。さらに、複数本の垂直 C C D 1 3 0 の各転送先側端部すなわち、最後の行の垂直 C C D 1 3 0 に隣接して、読出処理部 2 0 0 が設けられている。

感光部120の各々に蓄積された信号電荷は、外部回路30を 構成するタイミングジェネレータ80から発せられた読出パルス Xsgが読出ゲート部ROGのゲート端子電極に印加され、そのゲ

10

15

20

25

ート端子電極下のポテンシャルが深くなることにより、当該読出ゲート部ROGを通して垂直CCD130に読み出される。垂直CCD130に読み出される。垂直 CCD130に読み出された信号電荷は、所定タイミングの垂直 転送パルスφ V1~φ V6が垂直転送電極 V1~ V6に印加(6電極/6相駆動という)されることで順に垂直列に沿って読出処理部200に転送される。

読出処理部200は、垂直CCD130から順に注入される信号電荷を受けて電圧信号に変換する電荷検出部210と、電荷検出部210により変換された電圧信号の周波数帯域を制限する帯域制限部230と、電荷検出部210で発生したリセット雑音を抑圧するCDS処理部250と、CDS処理部250から出力された電圧信号の垂直列を選択して出力する列選択部270とを備える。また読出処理部200は、水平方向の走査を規定する列選択パルス(水平走査パルス)SP(n)を発生し、列選択部270に供給する列選択パルス生成部280を有する。

ここで、この第1実施形態では、隣接した2本の垂直列ごとに電荷検出部210、帯域制限部230、CDS処理部250、および列選択部270を設けていることに特徴がある。すなわち、この第1実施形態は、複数のフォトダイオードでなる感光部120とそれぞれ読出ゲート部ROGを介して結合された垂直CCD130からなる画素列が複数並列配置された撮像エリア100を水平方向に垂直列の隣接する2本を1組として対応させて、それぞれ電荷検出部210などを設けたものである。ここでは、2本を1組とした例を示しているが、後述する他の実施形態のように、特にこの値に制限されるものではない。読出処理部200において、電荷検出部210は、撮像エリア100の垂直CCD130から順に注入される信号電荷を図示しないフローティングデフュージョンに蓄積し、たとえば図示しな

10

15

20

25



いソースフォロア構成の出力回路を介して、タイミングジェネレータ80から発せられた選択ゲート電圧 Voc やリセットゲートパルス φRGの制御の元に、信号電荷を電圧信号に変換して画素信号(CCD出力信号)として出力する。

電荷検出部210により電圧信号に変換された画素信号は、その後、帯域制限部230により信号の周波数帯域が制限され、次にCDS処理部250により電荷検出部210で発生したリセット雑音が抑圧される。列選択部270は、列選択パルス生成部280から供給された列選択パルスSP(n)がアクティブなときCDS処理部250からの電圧信号を出力信号線290に出力する。

すなわち、垂直方向の奇数列と偶数列についての電圧信号を、 奇数列と偶数列の別に(時分割で)、列選択部270により水平方 向に順に切り替えて読み出すことで、異なる位相で出力される奇 数列と偶数列のそれぞれについての撮像信号を得る。つまり、画 像再生手段270および列選択パルス生成部280により、本発 明に係る水平走査部が構成される。

図2及び図3は、第1実施形態のCCD固体撮像素子40における、垂直CCD130と読出処理部200との境界部分近傍を表した図である。図2は平面模式図、図3は、垂直列方向の断面模式図である。

図示するように、電荷検出部 2 1 0 の前段である垂直 C C D 1 3 0 側には、フローティングデフュージョン構成のアンプ F D A を設ける。すなわち、アンプ F D A は、選択ゲート V O G 、 N + 領域であるフローティングデフュージョン(浮遊拡散層) F D 、リセットゲート線 R G 、 N + 領域であるリセットドレイン R D などからなる。垂直 C C D 1 3 0 の奇数列であるカラム A , C , E , … と偶数列であるカラム B , D , F , … の、それぞれ隣接した 2

10



本の垂直列に対するように、1つの電荷検出部210が設けられ ている。

垂直CCD130の上部には、複数の垂直転送電極(ここでは、 1画素当たり6つの垂直転送電極V1~V6)が形成されており、 各カラム間にはチャネルストップCSが形成され、チャネルスト ップCSには図示しない感光部120および読出ゲート部ROG が設けられている。

電荷検出部210の選択ゲートVOG側と撮像エリア100の 垂直CCD130との間には、ダミー電荷転送部の一例であるダ ミー垂直CCD132が設けられている。ダミー垂直CCD13 2は、遮光膜で覆われている。ダミー垂直CCD132の長さ、 すなわち、ダミー垂直転送電極の段数は、奇数列については転送 電極V1~V3に相当する3段、偶数列についてはV1~V6の 6段が設けられている。つまり垂直CCD130およびダミー垂 直CCD132の全体からなる垂直CCDの長さ(電極に対応す 15 るレジスタの段数)を、3つのレジスタ分だけ違えてある。

垂直CCD130の転送電極V1~V6およびダミー垂直CC D132の転送電極V1~V6には、共通に、順に後述するタイ ミングの垂直転送パルス φ V1 ~ φ V 6 が印加される。

ダミー垂直CCD132の長さ、すなわち、ダミー垂直転送電 20 極の段数は、奇数列についてはV1~V3の3段、偶数列につい てはV1~V6の6段が設けられている。これにより、奇数列, 偶数列の両者について同じ垂直転送パルスφV1~φV6を使用 しても、垂直CCD130から電荷検出部210への信号電荷の 転送位相(読出フェーズ)が180度ずれ、それぞれ異なるタイ 25 ミングで電荷検出部210(本例ではフローティングデフュージ ョンFD)に到達するようにしている。

つまり、フローティングデフュージョンFDに繋がるダミー垂

10

15

20

25



直CCD132の長さ(電荷井戸の段数)を変え、フローティングデフュージョンFDへの到達時における2列の垂直CCD130の電荷転送用位相を180度ずらしてやることによって、垂直CCD130を選択するための選択ゲートVOGを垂直CCD130ごとに2つ用いることなく、単一のフローティングデフュージョンFDへの選択ゲートVOGのみで2列の垂直CCD130の信号電荷を1つのフローティングデフュージョンFDに移すことができるようにしている。この結果、従来型の「スキャニング読出方式」と比較して、ゲートに繋がる配線の数を減らすことができ、素子面積を有効に活用できるようになる。

なお、ダミー垂直 C C D 1 3 2 の段数は、図示した例に限らず、垂直転送の位相数、転送電極数、1 つの電荷検出部 2 1 0 に対する垂直列数などに応じて、それぞれのカラムの信号電荷が電荷検出部 2 1 0 (本例ではフローティングデフュージョン F D) に、転送の 1 周期においてそれぞれ異なる位相(タイミング)で到達するように、適宜変更すればよい。また、図示した例においても、たとえば奇数列および偶数列に共通の V 1 ~ V 3 の部分を取り除いて、奇数列については 0 段、偶数列については 3 段とするなど、奇数列の段数 D a と偶数列の段数 D b との間に、"D b = D a + 3"なる関係があればよい。また、"D a = D b + 3"というように、奇数列と偶数列との関係を逆にしてもよい。

図4~図6は、第1実施形態のCCD固体撮像素子40における、垂直CCD130およびダミー垂直CCD132を駆動する垂直転送パルスφV1~φV6と、電荷転送との関係を説明する図である。ここで、図4は、6相駆動の垂直転送パルスφV1~φV6の基本形のタイミングチャートである。図5は垂直CCD130およびダミー垂直CCD132における奇数列と偶数列の転送電極V1~V6とこれに印加される6層の転送パルスφV1

10

15

20

25

~φV6の関係を示す模式図である。また図6は、図5に示す垂直CCD130およびダミー垂直CCD132における電圧ポテンシャルと電荷転送の関係を示す模式図である。

前述のように、垂直 C C D 1 3 0 およびダミー垂直 C C D 1 3 2 の各転送電極 V 1 ~ V 6 に対応するレジスタ(電荷井戸;チャージパケット)は、図 4 に示す垂直転送パルス φ V 1 ~ φ V 6 で共通に駆動される。

図5に示すように、4つの転送電極 V 1 、 V 2 、 V 3 、 V 4 、 V 5 、 V 6 を、図の左側から順に繰り返して配列した電極構造において、転送電極 V 1 に 1 相目の垂直転送パルス φ V 1 を、転送電極 V 2 に 2 相目の垂直転送パルス φ V 2 を、転送電極 V 3 に 3 相目の垂直転送パルス φ V 3 を、転送電極 V 4 に 4 相目の垂直転送パルス φ V 5 を、転送電極 V 5 に 5 相目の垂直転送パルス φ V 5 を、転送電極 V 6 に 6 相目の垂直転送パルス φ V 6 を 、それぞれ印加するものとする。そして、図6 に示すように、垂直転送パルス φ V 1 ~ φ V 6 を オンさせ転送電極 V 1 ~ V 6 に高電圧を印加すると、対応する転送電極 T のポテンシャルが深くなり電荷井戸(レジスタ)が形成される。また、垂転送パルス φ V 1 ~ φ V 6 を オフさせて転送電極 V 1 ~ V 6 に低電圧を印加すると、対応する転送電極 T のポテンシャルが浅くなり、電位障壁が形成される。

時刻T0では、転送電極V1に高電圧、転送電極V2,V3, V4,V5,V6に低電圧が加えられることで、転送電極V1の 下のポテンシャルが深く、転送電極V2~V6の下のポテンシャ ルが浅くなり、転送電極V1の下に電荷井戸が形成され信号電荷 が蓄積され、転送電極V2~V6の下は障壁となり信号の混入を 防止している。電荷蓄積のパケットサイズは2電極分としている。 次に時刻T1では、転送電極V1は高電圧に保って電極下に電

10

15

荷井戸を形成し且つ転送電極V3~V6は低電位に保って障壁を形成したままで、転送電極V2を高電位に遷移する。これにより、電極V2の下のポテンシャルが深くなることで、2つの電極V1, V2による電荷井戸が形成され、それ以前(時刻T0とする)に転送電極V1の下に蓄積されていた信号電荷が転送電極V2側にも移動する。

時刻T2では、転送電極V2は高電圧に保って電極下に電荷井戸を形成し且つ転送電極V3~V6は低電位に保って障壁を形成したままで、転送電極V1を低電位に遷移する。これにより、転送電極V1の下のポテンシャルが浅くなることで、転送電極V1の下の信号電荷が全て転送電極V2の下に移され、ここに信号電荷が蓄積される。

時刻T3では、転送電極V2は高電圧に保って電極下に電荷井戸を形成し且つ転送電極V1、V4~V6は低電位に保って障壁を形成したままで、転送電極V3を高電位に遷移する。これにより、転送電極V3の下のポテンシャルが深くなることで、2つの電極V2、V3による電荷井戸が形成され、転送電極V2の下の信号電荷が転送電極V3側にも移動する。

時刻T4では、転送電極V3は高電圧に保って電極下に電荷井 20 戸を形成し且つ転送電極V1,V4~V6は低電位に保って障壁 を形成したままで、転送電極V2を低電位に遷移する。これによ り、転送電極V2の下のポテンシャルが浅くなることで、転送電 極V2の下の信号電荷が全て転送電極V3の下に移され、ここに 信号電荷が蓄積される。

25 時刻T5では、転送電極V3は高電圧に保って電極下に電荷井戸を形成し且つ転送電極V1、V2、V5、V6は低電位に保って障壁を形成したままで、転送電極V4を高電位に遷移する。これにより、電極V4の下のポテンシャルが深くなることで、2つ

15

20

25

の電極 V 3, V 4 による電荷井戸が形成され、転送電極 V 3 の下に蓄積されていた信号電荷が転送電極 V 4 側にも移動する。

時刻T6では、転送電極V4は高電圧に保って電極下に電荷井戸を形成し且つ転送電極V1, V2, V5, V6は低電位に保って障壁を形成したままで、転送電極V3を低電位に遷移する。これにより、転送電極V3の下のポテンシャルが浅くなることで、転送電極V3の下の信号電荷が全て転送電極V4の下に移され、ここに信号電荷が蓄積される。

この時刻 T 1 から時刻 T 6 までの一連の駆動により、転送電極 10 V 1 の下の信号電極が、転送電極 V 4 の下まで転送される。この 時刻 T 1 ~ T 6 は垂直転送パルス φ V 1 ~ φ V 4 の 1 周期のほぼ 半分である。

続いて、時刻T7では、転送電極V4は高電圧に保って電極下に電荷井戸を形成し且つ転送電極V1,V2,V3,V6は低電位に保って障壁を形成したままで、転送電極V5を高電位に遷移する。これにより、転送電極V5の下のポテンシャルが深くなることで、2つの電極V4,V5による電荷井戸が形成され、転送電極V4の下の信号電荷が転送電極V2側にも移動する。

時刻T8では、転送電極V5は高電圧に保って電極下に電荷井戸を形成し且つ転送電極V1~V3,V6低電位に保って障壁を形成したままで、転送電極V4を低電位に遷移する。これにより、転送電極V4の下のポテンシャルが浅くなることで、転送電極V4の下の信号電荷が全て転送電極V5の下に移され、ここに信号電荷が蓄積される。

時刻T9では、転送電極V5は高電圧に保って電極下に電荷 井戸を形成し且つ転送電極V1~V4は低電位に保って障壁を形成したままで、転送電極V6を低電位に遷移する。これにより、 転送電極V6の下のポテンシャルが深くなることで、2つの電極

V5, V6による電荷井戸が形成され、転送電極V5の下の信号電荷が転送電極V6側にも移動する。

時刻T10では、転送電極V6は高電圧を保って電極下に電荷井戸を形成し且つ転送電極V1~V4は低電位に保って障壁を形成したままで、転送電極V5を低電位に遷移する。こにより、転送電極V5の下のポテンシャルが浅くなることで、転送電極V5の下の信号電荷が全て転送電極V6の下に移され、ここに信号電荷が蓄積される。

時刻11では、転送電極V6は高電圧に保って電極下に電荷井10 戸を形成し且つ転送電極V2~V5は低電位に保って障壁を形成したままで、転送電極V1を低電位に遷移する。これにより、転送電極V1の下のポテンシャルが深くなることで、2つの電極V6,V1による電荷井戸が形成され、転送電極V6の下の信号電荷が転送電極V1側にも移動する。

15 そして、時刻T12では、転送電極V1は高電圧を保って電極下に電荷井戸を形成し且つ転送電極V2~V5は低電位に保って障壁を形成したままで、転送電極V6を低電位に遷移する。こにより、転送電極V6の下のポテンシャルが浅くなることで、転送電極V6の下の信号電荷が全て転送電極V1の下に移され、ここ20 に信号電荷が蓄積される。

この時刻T7から時刻T12までの一連の駆動により、転送電極V4の下の信号電荷が、転送電極V1の下まで転送される。この時刻T7~T12は、垂直転送パルスφV1~φV6の1周期のほぼ半分である。

25 そして、以上のことから分かるように、時刻T0から時刻T1 2までの一連の駆動で、時刻T0にて転送電極V1の下に蓄積さ れていた信号電荷が、1画素分だけ離れた転送電極V1の下まで 転送される。そして、時刻T6と時刻T12(T0と等価)とで

10

15

20

25

は、電荷転送が180度ずれた状態(逆相)となっている。なお、 時刻T2と時刻T6とでも、時刻T4とT8とでも電荷転送が1 80度ずれた状態となっている。

このように、上記によれば、6相駆動の1/6周期(60度位相ずれ)で1電極分、1/3周期(120度位相ずれ)で2電極分、1/2周期(180度位相ずれ)で3電極分を電荷転送でき、1周期で6電極分の電荷転送ができる。つまり、の駆動方式では、奇数列と偶数列の各ダミー垂直CCD132について、垂直転送電極3つ分(3レジスタ分)を違えることで、奇数列と偶数列とに垂直転送電極V1~V6を共通に使用しても、電荷検出部210に信号電荷が到達する位相が180度ずれた状態を形成できる。

そして、垂直転送パルスφV1からφV6の1周期(図6に示したT1~T12)により、奇数列の信号電荷がフローティングデフュージョンFDに到達したときには、偶数列の信号電荷はまだ到達しない。逆に、偶数列の信号電荷がフローティングデフュージョンFDに到達したときには、奇数列の信号電荷はまだ到達しない。

したがって、選択ゲート電圧 Vog を固定電圧とした状態で、時刻 T 1~T 6 で信号電荷を垂直転送し、水平走査することで奇数列の読出しを完結させる。次いで、リセットゲートパルス Φ R G をオンさせてフローティングデフュージョンF D をクリアした後、残りの時刻 T 7~T 1 2 にて信号電荷を垂直転送し、水平走査することで偶数列を完結させる。このような処理を繰り返すことで、1 画面分(撮像エリア 1 0 0 の全体分)の信号電荷に応じた時系列の画素信号を出力信号線 2 9 0 から出力することができる。

なお、上記説明から推測されるように、電荷転送が180度ずれた状態(逆相)を形成するには、垂直転送電極V1~V6を共用するのではなく、奇数列と偶数列とについて、それぞれ独立に

10

15

20

25

駆動可能な垂直転送電極 V 1 ~ V 6 を使用してもよい。この場合、 ダミー垂直 C C D 1 3 2 は不要となり、垂直 C C D は同じ長さで あってもかまわない。ただし、奇数列と偶数列とについて、独立 に垂直転送電極 V 1 ~ V 6 をレイアウト(形成)する必要がある。 したがって、垂直転送電極側でのパターニングが難しくなる。

図7及び図8は、垂直転送電極V1~V6の配置を変えることで、この問題を解消しつつ、電荷転送を逆相にする一例を説明する図である。本例では、垂直転送電極V1~V4を共用し、且つダミー垂直CCD132を設けることなく、同一の水平列の感光部120の信号電荷が電荷検出部210に到達するときの電荷転送の位相が逆相となるようにしている。図8(A)に示すように、奇数列と偶数列とは、同一水平列における垂直転送電極V1~V6の配列が逆相となるようにしている。このようにパターニングするには、たとえば図8(B)に模式的にジグザグ状にパターニングすればよい。

このように構成することで、垂直転送電極V1~V6、選択ゲートVOG用の電極など種々の電極を共用し、偶数列と奇数列とで共通の垂直転送パルスφV1~φV6を用い、さらにダミー垂直CCD132を設けなくても、フローティングデフュージョンFD側に逆相で信号電荷を転送することができる。つまり、奇数列の信号電荷がフローティングデフュージョンFDに到達したときには、偶数列の信号電荷はまだ到達しない。逆に、偶数列の信号電荷はまだ到達しない。

図9は、第1実施形態のCCD固体撮像素子を使用する場合に おける、垂直転送と水平方向の読出しを説明するタイミングチャ ートであり、1水平走査期間における、垂直方向へ電荷転送と出 力信号線290から時系列の画素信号を得るまでの全体像を示し



ている。

5

10

25

前述のように、垂直CCD130およびダミー垂直CCD13 2の各転送電極V1~V6に対応するレジスタ(電荷井戸)は、 全て同一の垂直転送パルスφV1~φV6で駆動される。また、 リセットゲートパルスφRGは、対応する電極が共通に形成され ているので、当然に、奇数列と偶数列とで共通に使用される。

図9に示す1つの水平期間における奇数列あるいは偶数列の各 読出期間の期間に、垂直転送パルス φ V 1 ~ φ V 6 を 図示したタイミングで駆動することで、垂直転送パルス φ V 1 ~ φ V 6 下部のレジスタに蓄積されていた奇数列および偶数列の各信号電荷は順次、並列的(同時)にダミー垂直 C C D 1 3 2 側に転送される。垂直 C C D 1 3 0 の最終段の画素に対応するレジスタまで転送された各列の信号電荷は、ダミー垂直 C C D 1 3 2 を介して電荷検出部 2 1 0 のフローティングデフュージョンF D に移される。

15 これにより、フローティングデフュージョンFDの電位が変化し、その電位が図示しないソースフォロワ型の増幅器を介して検出される。信号電荷が検出された後、リセットゲートパルスφRGによりリセットゲート線(電極)RGをオンすることで、フローティングデフュージョンFDの電位はN+領域であるリセット20ドレインの電圧VRDにリセットされる。

ここで、ダミー垂直CCD132において、奇数列と偶数列とのレジスタ(電荷井戸)は3段分ずれており、垂直転送パルスゆ V1~φ V6の1周期(図示したT1~T12)において、信号電荷が180度ずれて(逆位相で)フローティングデフュージョンFDに到達するようにされている。このため、奇数列の信号電荷がフローティングデフュージョンFDに到達したときには、偶数列の信号電荷はまだ到達しない。逆に、偶数列の信号電荷がフローティングデフュージョンFDに到達したときには、奇数列の

信号電荷はまだ到達しない。

したがって、T1からT12の各タイミングで垂直転送パルス ϕ $V1\sim\phi$ V6 を図示したタイミングで駆動すると、前半の奇数 列読出期間 ($T1\sim T7$) の時刻 T6 においてカラムA, C, E,

- …の奇数列の信号電荷は、フローティングデフュージョンFDに転送され、電荷検出部210にて電圧信号に変換され(信号電荷が読み出され)、さらに帯域制限部230およびCDS処理部250を経由して列選択部270に入力される。時刻T6と時刻T7の間で、列選択部270に対する列選択パルスSP(n)の制御、
- 10 すなわち列選択パルス生成部280による水平走査によって、1 ライン分のうちのカラムA, C, E, …といった奇数列の信号電荷に対応した時系列の撮像信号が出力信号線290に出力される。

ここで、カラムA、C、E、…の奇数列とカラムB、D、F、 …の偶数列のダミー垂直 C C D 1 3 2 の長さは、ちょうど電荷転 15 送の位相が180度回転するように異なっているために、奇数列 読出期間のT 1~T 7 においてカラムA、C、E、…の奇数列の 信号電荷がフローティングデフュージョンF D に到達した時点 T 6 では、カラムB、D、F、…の偶数列の信号電荷は、フローティングデフュージョンF D に到達していない。

20 列選択パルス生成部280により水平走査をした後の時刻T7までの間においてリセットゲートパルス φ R GによりリセットゲートR G のスイッチをオンにしてフローティングデフュージョンFDの電位をリセットレベルに戻してフローティングデフュージョンFDをクリアした後、リセットゲートのスイッチをオフにする。

そして、後半の偶数列読出期間のT7~T1の各タイミングで 垂直転送パルスφV1~φV6を図示したタイミングで駆動する と、先ほどのカラムA, C, E, …の動作と同様に、カラムB,

10

25



D, F, …の偶数列の信号電荷がフローティングデフュージョン F D に転送され始め、時刻 T 1 2 でフローディングデフュージョン F D に到達する。このとき、奇数列の信号電荷は、電荷転送の位相が 1 8 0 度ずれているので、まだフローティングデフュージョン F D には到達していない。

偶数列の信号電荷は、フローティングデフュージョンFDに転送後、電荷検出部210にて電圧信号に変換され(信号電荷が読み出され)、さらに帯域制限部230およびCDS処理部250を経由して列選択部270に入力される。時刻T12と次の水平走査期間の時刻T1までの間で、列選択部270に対する列選択パルスSP)n)の制御、すなわち列選択パルス生成部280による水平走査によって、1ライン分のうちのカラムB,D,F・・・といった偶数列の信号電荷に対応した時系列の撮像信号が出力信号線290に出力される。

15 したがって図示するように、奇数列撮像信号の出力信号線29 0への出力を完結させ、偶数列撮像信号の出力信号線290への 出力を完結させる、という処理を繰り返すことで、1水平走査期 間分の信号電荷に応じた時系列の画素信号を出力信号線290か ら出力することができる。そして、この1水平走査期間分の処理 20 を順に繰り返すことで、1画面分の信号電荷に応じた撮像信号を 出力信号線290から出力することができる。

このように、隣接する垂直CCDの複数列(前例では奇数列および偶数列)の段数を違えて1組に纏めて1つの電荷検出部に割り当てることで、奇数列および偶数列の各信号電荷を時分割で順次電荷検出部側に読み出すことができる。そして、たとえばフローティングデフュージョンFDを使用した電荷検出部210とする場合、その複数列(前例では奇数列および偶数列)に共通の選択ゲートVOGを設けることにより、選択ゲートVOGに繋がる

10

15

20

25

配線の数を減らすことができ、たとえばCDS処理部250を内蔵するなどといった点で、面積を有効的に活用できるようになる。また、電荷検出部210以降の回路も電荷検出部210の数と同じだけあればよく、複数列(前例では奇数列および偶数列)を1組に纏めた分だけ削減できるので、消費電力を減らすことができる。

図10は、読出処理部200における、電荷検出部210、帯域制限部230、CDS処理部250、および列選択部270についての、1ユニット分の第1の構成例を示す図であって、図10(A)は回路図、図10(B)は動作を説明するタイミングチャートである。

この読出処理部200において、電荷検出部210は、CCD 固体撮像素子10に内蔵型の前段出力部(プリアンプ)を構成するものであり、駆動MOSトランジスタ(DM; Drive MOS) DMと、負荷MOSトランジスタ(LM; Load MOS) LMによるソースフォロア(電流増幅回路)構造を有し、またリセットゲートパルスφRGに基づいて制御されるリセットゲート端子を有するMOSトランジスタ(RGTr)を備え、垂直CC D130からの信号電荷を電圧信号に変換する機能を備える。なお、図では、1段構成のソースフォロアとしてもよい。

駆動MOSトランジスタDMのゲートには、垂直CCD130から選択ゲートVOGを介して供給される信号電荷を蓄積するフローティングデフュージョンFDが接続され、また信号電荷を排出するためのリセットドレイン電源VRDの間にリセットゲートRG用のMOSトランジスタRGTrのソースが接続されている。フローティングデフュージョンFDは、選択ゲートVOGを介して、奇数列(odd)と偶数列(even)の2列分の垂直CC

10

15

20

25



D130が接続され、フローティングデフュージョンアンプFDAが構成されている。リセットドレイン電源VRDは、電源VDDと共通としてもよい。

この電荷検出部210において、選択ゲートVOGには所定の選択ゲート電圧Vogが印加され、リセットゲート線RGには信号電荷の検出周期でリセットゲートパルスφRGが印加される。そして、フローティングデフュージョンFDに蓄積された信号電荷は信号電圧に変換され、駆動MOSトランジスタDMと負荷MOSトランジスタLMからなるソースフォロア構成の出力回路を介して画素信号として導出される。

そして、ある時刻に初段ソースフォロアのゲート容量に蓄えられていた、直前の信号電荷がリセットゲート線RGにパルスを与えるとリセットされる。このとき、端子Aは、リセット電位になる。B点は、初段ソースフォロアの出力インピーダンスと帯域制限容量Coutで決まる時定数だけ遅れて、リセット電位が確定する。B点でリセット電位が確定したとき、クランプパルスCLPにパルスが入力され、そのリセット電位がクランプされる。

次に、入力パルスにより信号電荷が端子Aに入力される。すると、端子Aは、信号電荷の分だけ電位が下がる。そしてB点は、リセット時と同様に時定数だけ遅れて信号電位が確定する。このとき、ホールドパルスHPにパルスを与え、そのときの電位をC点に蓄える。C点には、信号電位とリセット電位の差の電位が蓄えられる。

その後、列選択パルス生成部280により列選択部270に列選択パルスSP(n)を与えることで、出力信号線290に撮像信号出力する。この動作において、信号電位を検出している時間とリセット電位を検出している時間を同じにしている。これは、後段のCDS処理部250で信号電位とリセット電位の差を取る

25

ときに、2つの電位が同一の帯域で制限され、同レベルの雑音成分を持つ必要があるためである。つまり、一方だけが雑音成分が低い信号であっても、差を取った信号は雑音成分が大きくなるためである。

このような構成により、初段ソースフォロアの出力インピーダ 5 ンスと帯域制限容量Coutで構成される低域通過フィルタで帯 域を制限できるため、出力信号中に含まれる雑音成分を小さくで きる。また、この読出処理部200は、実質的に信号電荷のない 期間におけるリセット電位と実質的に信号電荷のある期間の信号 電位との差 (出力差)を検知するCDS処理部2.50を内蔵して 10 いるため、CDS(相関2重サンプリング)機能により、直前の 電荷をリセットしたときの電位のばらつきで発生するリセット雑 音や固定パターンノイズ(FPN;Fixed Pattern Noise)も同 時に抑圧することができ、S/Nの良好な信号を得ることができ る。なお、電荷検出部210における変換ゲインの違いによる濃 15 度むらは、比較的高い周波数となるので、画像上における濃度む らは視認されず、殆ど問題とならない。

また、電荷検出部210と同様に、垂直CCD130の複数列(本例では2列)に対して、それぞれ1つの帯域制限部230やCDS処理部250を設けるだけでよく、素子面積や消費電力の削減に寄与する。また、外付けでCDS回路を構成する必要がないので、周辺回路を削減することもできる。

以上の構成は、2本の垂直CCD130ごとに電荷検出部210などを設けたものであるが、もちろん3本以上の垂直CCD130につき1つの電荷検出部210やCDS処理部250などを設け、さらなる時分割で使用してもよい。この構成では、電荷検出部210やCDS処理部250などの総数をさらに減らすことができるので、素子面積や消費電力を一層減らすことができる。

10

15

20

25

また、図2の構成において、選択ゲートVOGを省略すること もできる。

図10に示した電荷検出部210は、フローティングデフュージョンを用いて構成した場合であるが、これに限らず、たとえばフローティングゲート (197391年

ISSCC DIGEST OF TECHNICAL PAPERS (アイ・エス・エス・シー・シー ダイジェスト オプテクニカルペーパー) pp154~155 参照)を用いてもよい。フローティングゲートを用いると、直流分をカットした信号を得られるため、次段のアンプにおいて電源電圧の半分付近に動作点を持っていくことが容易にできる。そのため、電源電圧を最大限に用いたダイナミックレンジを得ることができる。

図11は、読出処理部200における、電荷検出部210、帯域制限部230、CDS処理部250、および列選択部270についての、1ユニット分の第2の構成例を示す回路図である。この第2の構成例は、電荷検出部210以降の回路を、信号成分の検出系とリセット雑音成分の検出系といった2系統に分けて処理するようにしたものである。すなわち、帯域制限容量Caを有する第1の帯域制限部230bとを用いて、信号成分とリセット雑音成分を別々に帯域制限することに特徴がある。

電荷検出部210と信号成分検出系の帯域制限部230aとの間には、信号成分選択MOSトランジスタ220aが配され、帯域制限部230aと出力信号成分用帯域制限容量Caを有する。帯域制限部230aと出力信号線290との間には、信号成分用列選択MOSトランジスタ222aが配されている。また、電荷検出部210とリセット雑音成分検出系の帯域制限部230baとの間には、リセット雑音成分選択MOSトランジスタ220bが

10

15

20

25

配され、帯域制限部230bは、リセット雑音成分用帯域制限容量を有する。帯域制限部230bと出力信号線290との間には、リセット雑音成分用列選択MOSトランジスタ222bが配されている。電荷検出部210やその周辺部は、第1の構成例と同様である。

第1の構成の動作において、端子Aに信号成分が入力されているときには、信号成分選択MOSトランジスタ220aをオンに、端子Aにリセット雑音成分が入力されているときは、リセット雑音成分選択MOSトランジスタ220bをオンにする。すると、信号成分用帯域制限容量Caに信号成分が、リセット雑音成分用帯域制限容量Cbにリセット雑音成分が蓄積する。そして、列が選択されたときにリセット雑音成分用列選択MOSトランジスタ222aを順にオンする。すると、出力信号線290には、リセット雑音成分と信号成分が順に出力され、外付けのCDS回路に入力される。

CDS回路で発生する雑音は、図10で示されるクランプ容量 CLとホールド容量Chに依存している。これらの容量をできる だけ大きくすると発生する雑音は小さくなる。この第2の構成例 では、リセット雑音成分と信号成分を順に出力することにより、 外付けでCDS処理を施すことができる。外付けでCDS処理を 施すことにより、クランプ容量CLとホールド容量Chの値を大 きくすることができる。 CDS回路で発生する雑音を小さく することができる。

図12は、読出処理部200の後段に繋がる信号処理回路を含めた撮像装置20の全体構成の一例を示したブロック図である。ここでは、第1実施形態のCCD固体撮像素子40を使用して撮像装置20から画像を再生するためのシステムブロック図を示す。信号処理部300は、出力信号線290と接続され、アナログ

10

15

20

25



の撮像信号をデジタルの撮像データに変換するA/D変換部31 0と、デジタル化された撮像データを1画面分ずつ記憶する画像 記憶部(フィールドメモリ)320と、画像記憶部320のデー 夕書込みや読出しを制御するメモリ制御部330とを有する。画 像記憶部320とメモリ制御部330とにより、本発明に係る水 平列整合部が構成される。すなわち、読出処理部200から出力 された奇数列と偶数列のそれぞれの撮像信号の個々の画素信号を 奇数列と偶数列との並びに応じて水平列の方向に並び替えること により、水平列の方向に順序が揃った撮像信号を得る水平列整合 部として機能する。

また信号処理部 3 0 0 は、画像記憶部 3 2 0 から読み出されたビデオデータをアナログ信号に変換するD/A変換部 3 4 0 と、D/A変換部 3 4 0 によりアナログ信号に変換されたビデオ信号に基づいて、放送フォーマットの一例であるNTSC信号を生成するNTSCコンバータ 3 5 0 から出力されたNTSC信号に基づいて可視画像を表示するディスプレイ 3 6 0 とを有する。

この構成にいて、各感光部120で光電変換された信号電荷は、 それぞれ対応する垂直CCD130に読み出される。垂直CCD 130に読み出された信号電荷は、互いに隣接する複数ラインを 1組としてフローティングデフュージョンFDを介して電荷検出 部210に時分割で順に並列に転送される。

電荷検出部210に転送された各垂直列の信号電荷は、電荷検出部210にて電圧信号に変換され、CDS処理部250によりオフセットノイズや固定パターンノイズが抑制され、列選択パルス生成部280による列選択部270に対する水平走査機能により、撮像エリア100における個々の感光部120に対応する撮像信号が時系列で出力信号線290から出力される。

10

25



出力信号線290から時系列で出力された個々の感光部120に対応する撮像信号は、信号処理部300に入力され、A/D変換部310によりA/D変換されて画像記憶部320に格納される。画像記憶部320にはメモリ制御部330が接続されており、蓄積領域のアドレス設定、読み出し順序の制御などが行なわれる。

第1実施形態のCCD固体撮像素子40の場合には、垂直CCD130の奇数列と偶数列の各信号電荷が時分割で読出処理部200に転送され電圧信号に変換された後、列選択パルス生成部280による列選択部270に対する水平走査機能により、撮像エリア100における個々の感光部120に対応する撮像信号が時系列化される。したがって、水平走査期間ごとに、前半の水平走査期間には、奇数列についてのみ時系列化された撮像信号が最初に出力され、その後、後半の水平走査期間には、偶数列についてのみ時系列化された撮像信号が出力される。

15 この奇数列と偶数列とが時分割で出力された撮像信号がデジタル化されて画像記憶部320側に送られてくるが、メモリ制御部330により、撮像エリア100の画素位置に対応するように書込み時の画像記憶部320のアドレスを設定することで、撮像エリア100上の撮像画像情報と画像記憶部320の画像情報とが20 同一の配列となる。

このようにして、たとえば格納領域 $320-1\sim320-(2n-1)$ には、垂直 CCD130における奇数列にあった信号電荷に対応する画像データを格納させ、格納領域 $320-2\sim320-(2n)$ には、垂直 CCD130における偶数列にあった信号電荷に対応する画像データを格納させることができる。

画像を再生する場合には、画像記憶部320内の格納領域320-1~320-2nについて、画像データを順にシリアルデータとして読み出し、D/A変換部340、NTSCコンバータ3

25

50を介してディスプレイ360に表示する。

なお、前例では、撮像エリア100上の撮像画像情報と画像記 憶部320の画像情報とが同一の配列となるように、メモリ制御 部330により、画像記憶部320へのデータ格納時に書込み位 置を制御していたが、書込み時ではなく読出時に制御してもよい。 5 すなわち、先ず、画像記憶部320についての格納領域の模式図 を図8(B)に示すように、画像記憶部320の格納領域を奇数 列領域と偶数列領域とに分け、書込時にはA/D変換部310か ら奇数列分と偶数列分とで順に入力されるデータを、それぞれの 格納領域にデータの入力順に格納する。そして読出時には、分け 10 ておいた奇数列領域と偶数列領域とから、各水平走査期間内で、 A, B, C, D, 奇数列と偶数列のデータを交互に読み出してD /A変換部340に供給する。このようにすることで、撮像エリ ア100上の撮像画像情報とディスプレイ360上の画像とを同 一の配列にすることができる。 15

また、図示しないが、画像記憶部320としてフィールドメモリを使う代わりに、奇数列および偶数列のそれぞれについて半ライン分の画素数に応じた段数のシフトレジスタ(FIFOメモリ)およびシフトレジスタを切り替える選択回路を使用することにより、撮像エリア100上の撮像画像情報の配列順に合った1水平ライン分の時系列の信号に変換(データを水平方向に順に並ぶように並び換える)することもできる。

以上説明したように、第1実施形態の撮像装置20によれば、 CCD固体撮像素子の画素数を多くした際に問題になる水平CC Dのクロック周波数が限界になる問題を、水平CCDを用いずに、 複数の垂直CCDを1組として時分割で電荷検出部(前例ではフ ローティングデフュージョンを利用したアンプFDA)に転送し、 この電荷検出部にて電圧信号に変換し、その後、この垂直列の電

10

15

20

25



圧信号を水平方向に順に切り替えて読み出すことで解決できる。 垂直列を時分割で読み出すことによるデータ系列の並び替えは、 比較的簡単な回路で実現できるので、問題ない。

加えて、時分割ではあるものの、垂直 C C D ごとに信号電荷を 読み出すことができるので、多画素化のために生じる 1 画素当た りの感度低下を、隣接画素(もしくは 2 画素離れた所にある同色 画素)の信号を利用して、補完することができる。

また、複数列の垂直CCDをまとめて電荷検出部(前例ではフローティングデフュージョンアンプFDA)に繋げるときに、列によって垂直CCDの長さ、すなわち垂直転送電極で規定されるレジスタ(パケット)の段数を変え、電荷検出部に到達するときの電荷転送の位相を反転させることによって、垂直転送電極を共用しても、垂直CCD列選択のための選択ゲートを複数(前例では2つ)用いることなく、1つで電荷検出部に読み出すことができる。その結果、電荷検出部周辺の配線数を減らすことができる。その結果、電荷検出部周辺の配線数を減らすことができる。 固体撮像素子の微細化に関して、CDS回路やその他の回路の内蔵といった点において面積を有効に活用することができる。

また、時分割ではあるものの、実質的には、各垂直CCDごとに電荷検出部が設けられることになるため、電荷検出部には1水平走査期間に数回(1つの電荷検出部が担当する垂直列と同数)分の信号しか入力されず、信号の周波数帯域は大幅に小さくなる。そこで、電荷検出部を構成するアンプの周波数帯域をローパスフィルタを用いて制限することができる。これにより、同時にトランジスタで発生する熱雑音の帯域も制限することができ、雑音成分を小さくすることができる。そして、信号帯域を下げることができるため、それだけ帯域制限部により雑音帯域も狭くすることができ、S/N比の良好な画像を得ることができる。

図13及び図14は、第1実施形態のCCD固体撮像素子40

25



の変形例を説明する図であって、垂直 C C D 1 3 0 と読出処理部 2 0 0 との境界部分近傍の平面模式図である。ここで、図 1 3 に示す第 1 の変形例は、隣接する垂直列の 2 組をさらに 1 つのグループにし、 2 つの組のダミー垂直 C C D 1 3 2 の段数の配置形態を互い違いにすることで、隣接する選択ゲート V O G 用の電極を接続して、引出線を共用するようにしたものである。

つまり、2組の中心線を境にしてこの中心線からの距離に応じてダミー垂直CCD132の段数が順次に変わるようにしている。また、この図13に示す第1の変形例では、さらに、前記2組の中心線とは異なる位置の中心線で隣接するリセットゲート線も接続して、引出線を共用可能にしている。この第1の変形例の形態によれば、隣接する他の組との間で、選択ゲートVOG用やリセットゲート線用の電極を接続したので、引出線をさらに少なくすることができる。

 なお、図13では、たとえば、カラムAとカラムBの隣接する 垂直列の組およびカラムCとカラムDの隣接する垂直列の組の2 組を1つのグループにし、カラムE, Fの組およびカラムG, H の2組を1つのグループにし、カラムBとカラムCとの間にて選 択ゲートVOG用の電極を接続する一方、カラムDとカラムEと
 の間のリセットゲート線を接続しているが、これとは異なるグルーピングにしてもよい。

たとえば、カラムC、Dの組およびカラムE、Fの2組を1つのグループにし、同じくカラムD、E間で選択ゲートVOG用の電極を接続してもよい。図14に示す第2の変形例は、この形態をさらに発展させたもので、選択ゲートVOG用の電極を全て接続し、選択ゲート電極の引出線をなお一層少なくすることができるようにしている。この場合、引出線の数は基本的には1つでよいが、線抵抗の問題が生じる。したがって、実際には、線抵抗と

20

25

配線の困難性とのバランスを考慮して、選択ゲートVOG用の電極と引出線との取付位置を決定するとよい。

図15は、第1実施形態のCCD固体撮像素子40において、4相駆動の垂直転送パルスφV1~φV4を使用する場合におけるタイミングチャートの変形例、並びに電極と信号電荷の位置関係を説明する図である。この変形例は、垂直転送パルスφV1~φV4を90度ずらしで駆動する点に特徴を有する。4相駆動用の垂直転送パルスφV1~φV4が印加される転送電極V1~V4以外の他の構成は図1と同様である。

この変形例では、電極と信号電荷の位置関係の図15から分かるように、次のような利点が得られる。即ち奇数列については、パケットV4の信号電荷がフローティングデフュージョンFDに転送される際に相手方の偶数列のパケットV2が期間t1の間、障壁として作用する。また、偶数列については、パケットV2の信号電荷がフローティングデフュージョンFDに転送される際に相手方の奇数列のパケットV4が期間t2の間、障壁として作用する。

なお、この変形例は、蓄積パケットサイズが、小さいときには、 電源電圧VDDを高くして電圧ポテンシャルの深さで稼ぐことで 解消することができる。

図16は、第3実施形態のCCD固体撮像素子40を説明する図である。この第3実施形態は、隣接する2つの垂直CCDを1組に纏めて1つの電荷検出部に割り当てるという点で、第1実施形態のCCD固体撮像素子40と共通するが、ダミー垂直CCD132を設けておらず、その垂直CCDの段数は同じままである。つまり、2列の垂直CCD130を1つのフローティングデフュージョンアンプFDA構成の電荷検出部210で読み出すようにしている。

10

15

20

図16(A)に示すように、フローティングデフュージョンを挟む各垂直CCD130の反対側から選択ゲートVOGの配線を繋ぐことができるので、3つ以上を纏めて1つの電荷検出部210に割り当てる構成では中央部の選択ゲートVOGへの配線スペースが問題となるのに比べると、配線上の制約は減るので、比較的、実パターンでも問題はない。

ただし、図16(B)に示すように、垂直CCD130の選択 ゲート用の配線が垂直CCD130の数だけ必要であることには 変わらないので、その配線が面積中に占める割合は、第1あるい は第2の実施形態の構成より、大きくなってしまう。

以上、本発明を実施形態を用いて説明したが、本発明の技術的 範囲は上記実施形態に記載の範囲には限定されない。発明の要旨 を逸脱しない範囲で上記実施形態に多様な変更または改良を加え ることができ、そのような変更または改良を加えた形態も本発明 の技術的範囲に含まれる。

また、上記の実施形態は、クレーム(請求項)にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組み合わせにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この構成要件が削除された構成が発明として抽出され得る。

たとえば、上記実施形態では6電極/6相駆動や4電極/4相 25 駆動に適した一例を説明したが、垂直転送電極の数や転送パルス の位相関係は、上述したタイミングのものに限定されない。また、 転送パルスとの関わりで、2列や3列に限らず、より多くの列を 1つの電荷検出部に割り当てることもできる。

10

要するに、隣接する複数の垂直列を1つの電荷検出部に割り当てたとき、同一水平列の信号電荷が、それぞれ異なる位相で電荷検出部に到達するように、ダミー垂直転送部(実質的に垂直CCDと同じ)の段数や垂直転送電極の配置あるいは垂直転送パルスのタイミングを適宜変更すればよい。ダミー垂直転送部の段数や垂直転送電極の配置が同じであって、駆動方法のみが異なる、つまり転送パルスのタイミングのみが異なるものであってもよい。

また、上記実施形態ではインターライン転送型のCCD固体撮像素子に適用したもので説明したが、これに限らず、フレームインターライン転送型、フルフレーム転送型、フレーム転送型など、他の転送方式のCCD固体撮像素子に適用してもよい。

さらに、垂直転送部をCCDの代わりにCSD(charge sweeped device)に置き換えるなど、電荷転送部の形式も、他のものを使用することができる。

10

15

20

請求の範囲

- 1. 水平列および垂直列の各方向に2次元状に配列され、光を受光することで信号電荷を得る複数の感光部と、前記感光部により得た前記信号電荷を前記垂直列の方向に転送する垂直列電荷転送部と、隣接する複数の前記垂直列ごとに設けられ、前記垂直列電荷転送部により転送された前記信号電荷を画素信号に変換する電荷検出部とを備えるとともに、前記隣接する複数の垂直列について、前記感光部で得た前記水平列の方向における同一位置の前記信号電荷を前記電荷検出部に到達させるときの電荷転送の位相が異なるものとなるように形成されている固体撮像素子。
- 2. 水平列および垂直列の各方向に2次元状に配列され、光を受光することで信号電荷を得る複数の感光部と、前記感光部により得た前記信号電荷を前記垂直列の方向に転送する垂直列電荷転送部と、隣接する複数の前記垂直列ごとに設けられ、前記垂直列電荷転送部により転送された前記信号電荷を画素信号に変換する電荷検出部と、前記垂直列電荷転送部と前記電荷検出部との間に配された、前記複数の垂直列のそれぞれについて電荷転送の段数が異なるダミー電荷転送部とを備えている固体撮像素子。
- 3. 前記隣接する複数の垂直列電荷転送部は、垂直転送駆動用の 電極が共通に使用される請求の範囲第2項に記載の固体撮像 素子。
- 4. 前記電荷検出部は、隣接する2列の前記垂直列ごとに設けら 25 れている請求の範囲第2項に記載の固体撮像素子。
 - 5. 前記ダミー電荷転送部は、同一の前記水平列の前記感光部の信号電荷を前記電荷検出部に到達させるときの電荷転送の位相が前記隣接する2列の垂直列の間で180度反転したもの

10

20

25

となる分だけ、前記電荷転送の段数が異なる請求の範囲第4項に記載の固体撮像素子。

- 6. 水平列および垂直列の各方向に 2 次元状に配列され、光を受 光することで信号電荷を得る複数の感光部と、前記感光部により得た前記信号電荷を前記垂直列の方向に転送する垂直列電 荷転送部と、隣接する複数の前記垂直列ごとに設けられ、前記 垂直列電荷転送部により転送された前記信号電荷を画素信号 に変換する電荷検出部とを備え、前記隣接する複数の垂直列に ついて、共通の垂直転送制御信号が印加されたとき、前記感光 部で得た前記水平列の方向における同一位置の前記信号電荷 を前記電荷検出部に到達させるときの電荷転送の位相が異な るものとなるように垂直転送駆動用の電極が形成されている 固体撮像素子。
- 7. 前記電荷検出部は、前記信号電荷の入力側に、前記隣接する 複数の垂直列について共用される、前記信号電荷を読み出すた めの選択ゲートを有する請求の範囲第1項に記載の固体撮像 素子。
 - 8. 前記電荷検出部は、前記信号電荷の入力側に、前記隣接する 複数の垂直列について共用される、前記信号電荷を読み出すた めの選択ゲートを有する請求の範囲第2項に記載の固体撮像 素子。
 - 9. 前記電荷検出部は、前記信号電荷の入力側に、前記隣接する 複数の垂直列について共用される、前記信号電荷を読み出すた めの選択ゲートを有する請求の範囲第6項に記載の固体撮像 素子。
 - 10. 前記選択ゲートへの配線は、隣接する他の前記電荷検出部についての前記選択ゲートへの配線と共用されている請求の範囲第1項に記載の固体撮像素子。

15

- 11. 前記選択ゲートへの配線は、隣接する他の前記電荷検出部 についての前記選択ゲートへの配線と共用されている請求 の範囲第2項に記載の固体撮像素子。
- 12. 前記選択ゲートへの配線は、隣接する他の前記電荷検出部 についての前記選択ゲートへの配線と共用されている請求 の範囲第6項に記載の固体撮像素子。
 - 13. 水平列および垂直列の各方向に2次元状に配列され、光を受光することで信号電荷を得る複数の感光部と、前記感光部により得た前記信号電荷を前記垂直列の方向に転送する垂直列電荷転送部と、隣接する2つの前記垂直列ごとに設けられ、前記垂直列荷転送部により転送された前記信号電荷を画素信号に変換する電荷検出部とを備え、前記電荷検出部は、前記信号電荷の入力側に、前記隣接する2つの垂直列についてそれぞれ独立に設けられた、前記信号電荷を読み出すための選択ゲートを有する固体撮像素子。
 - 14. 前記電荷検出部は、前記信号電荷を前記画素信号に変換した後に初期化するためのリセットゲートを前記電荷検出部ごとに有する請求の範囲第1項に記載の固体撮像素子。
- 15. 前記電荷検出部は、前記信号電荷を前記画素信号に変換し 20 た後に初期化するためのリセットゲートを前記電荷検出部 ごとに有する請求の範囲第2項に記載の固体撮像素子。
 - 16. 前記電荷検出部は、前記信号電荷を前記画素信号に変換した後に初期化するためのリセットゲートを前記電荷検出部ごとに有する請求の範囲第6項に記載の固体撮像素子。
- 25 17. 前記電荷検出部は、前記信号電荷を前記画素信号に変換した後に初期化するためのリセットゲートを前記電荷検出部ごとに有する請求の範囲第13項に記載の固体撮像素子。
 - 18. 前記電荷検出部の後段に、前記画素信号における前記信号

10

15

20

25

電荷のないときの出力と前記信号電荷のあるときの信号レベルの差を検知する差動検知部を備えている請求の範囲第 1項に記載の固体撮像素子。

- 19. 前記電荷検出部の後段に、前記画素信号における前記信号電荷のないときの出力と前記信号電荷のあるときの信号レベルの差を検知する差動検知部を備えている請求の範囲第 2項に記載の固体撮像素子。
- 20. 前記電荷検出部の後段に、前記画素信号における前記信号 電荷のないときの出力と前記信号電荷のあるときの信号レ ベルの差を検知する差動検知部を備えている請求の範囲第 6項に記載の固体撮像素子。
- 21. 前記電荷検出部の後段に、前記画素信号における前記信号電荷のないときの出力と前記信号電荷のあるときの信号レベルの差を検知する差動検知部を備えている請求の範囲第13項に記載の固体撮像素子。
- 22. 前記隣接する複数の垂直列についての前記電荷検出部が、 さらに前記複数の垂直列を組として前記垂直列の方向に複 数個設けられており、当該複数個の電荷検出部の後段に、当 該複数個の電荷検出部のそれぞれから出力された前記画素 信号を前記水平列の方向に順次時系列に選択して出力する 水平走査部を備えた請求の範囲第1項に記載の固体撮像素 子。
- 23. 前記隣接する複数列についての前記電荷検出部が、さらに前記複数の垂直列を組として前記垂直列の方向に複数個設けられており、当該複数個の電荷検出部の後段に、当該複数個の電荷検出部のそれぞれから出力された前記画素信号を前記水平列の方向に順次時系列に選択して出力する水平走査部を備えた請求の範囲第2項に記載の固体撮像素子。

10

15

20

- 24. 前記隣接する複数列についての前記電荷検出部が、さらに 前記複数の垂直列を組として前記垂直列の方向に複数個設 けられており、当該複数個の電荷検出部の後段に、当該複数 個の電荷検出部のそれぞれから出力された前記画素信号を 前記水平列の方向に順次時系列に選択して出力する水平走 査部を備えた請求の範囲第6項に記載の固体撮像素子。
- 25. 前記隣接する複数列についての前記電荷検出部が、さらに前記複数の垂直列を組として前記垂直列の方向に複数個設けられており、当該複数個の電荷検出部の後段に、当該複数個の電荷検出部のそれぞれから出力された前記画素信号を前記水平列の方向に順次時系列に選択して出力する水平走査部を備えた請求の範囲第13項に記載の固体撮像素子。
- 26. 水平列および垂直列の各方向に2次元状に配列された感光 部により得た信号電荷を前記垂直列の方向に転送する垂直 列電荷転送部と、隣接する複数の前記垂直列ごとに設けられ、 前記垂直列電荷転送部により前記垂直列の方向に転送され た前記信号電荷を画素信号に変換する電荷検出部とを有す る固体撮像素子から画素信号を得る固体撮像素子の駆動方 法であって、前記隣接する複数の前記垂直列についての前記 画素信号が、前記垂直列の方向への前記信号電荷の転送にお ける異なる位相で出力されるよう、前記固体撮像素子を駆動 する固体撮像素子の駆動方法。
 - 27.前記垂直列電荷転送部は、6相駆動で駆動される請求の範囲第26項記載の駆動方法。
- 25 28.前記電荷検出部は、前記信号電荷の入力側に、前記信号電荷を読み出すための選択ゲートと、前記信号電荷を前記画素信号に変換した後に初期化するためのリセットゲートを有しており、前記選択ゲートがオフのときに前記リセット

10

15

20


25

ゲートをオンさせる請求の範囲第26項記載の駆動方法。

- 29. 水平列および垂直列の各方向に2次元状に配列された感光部により得た信号電荷を前記垂直列の方向に転送する垂直列電荷転送部と、隣接する複数の前記垂直列ごとに設けられ、前記垂直列電荷転送部により前記垂直列の方向に転送された前記信号電荷を画素信号に変換する電荷検出部とを有する固体撮像素子を用いて撮像信号を得る撮像方法であって、前記瞬接する複数の前記垂直列についての前記画素信号を、前記垂直列の方向への前記信号電荷の転送における異なる位相で取得し、この取得した画素信号を前記水平列の方向に順次時系列に選択することにより、前記異なる位相のそれぞれについての撮像信号を得、その後、前記複数の垂直列の並び順に応じて前記撮像信号の前記画素信号を前記水平列の方向に並び替えることにより、前記水平列の方向に順序が揃った撮像信号を得る撮像方法。
- 30. 前記垂直列電荷転送部は、6相駆動で駆動される請求の範囲第29項記載の駆動方法。
- 31. 水平列および垂直列の各方向に2次元状に配列され、光を受光することで信号電荷を得る複数の感光部、前記感光部により得た前記信号電荷を前記垂直列の方向に転送する垂直列電荷転送部、隣接する複数の前記垂直列ごとに設けられ、前記垂直列電荷転送部により転送された前記信号電荷を画素信号に変換する電荷検出部、前記垂直列電荷転送部と前記電荷検出部との間に配された、前記複数の垂直列のそれぞれについて電荷転送の段数が異なるダミー電荷転送部を備えてなる固体撮像素子と、前記固体撮像素子から、前記垂直列の方向への前記信号電荷の転送における異なる位相で出力された画素信号を前記水平列の方向に順次時系列に選択す

ることにより、前記異なる位相のそれぞれについての撮像信号を得る水平走査部と、前記複数の垂直列の並び順に応じて前記水平走査部から出力された撮像信号の前記画素信号を前記水平列の方向に並び替えることにより、前記水平列の方向に順序が揃った撮像信号を得る水平列整合部とを備えた撮像装置。

F/G. 1



F/G. 2







FIG. 3




F/G. 4




F1G. 5





F1G. 7



F1G. 8A 偶数列 奇数列 ΦV10 Ф № ΦΛ30-Φν2• Ф\50-水平列方向 8/21

F16.9




FIG. 10A




FIG. 10B







FIG. 11






F1G. 13



カラム H



14/21

FIG. 15




FIG. 16A






FIG. 16B





PCT/JP03/07496 WO 03/107661 FIG. 18 V-BLK V-BLK ФV1, ФV3 ФV2, ФV4 H-BLK **15V 15V** Ф۷1 √0V V0_ OV 10-9V 1 ΦV2 -9V **1** 0V **-**−9V 15V 0V -9V Ф ۷3 Ф V4 _9V Л H-BLK Ф V 1 ٥٧ ٠ -9V ٥٧. Ф V2 **-9V** 0V Ф //3 -97. 0V Ф ۷4 -9V · **5V** Ф Н1 0٧ **5V** ФН2 0V 9۷ $\Phi\,RG$ 00

18/21






FIG. 19B



引用符号の説明

- 1・・固体撮像素子
- 2・・撮像領域
- 3・・単位画素
- 4・・フォトダイオード
- 5・・垂直CCD
- 6・・水平CCD
- 7 • 電荷検出部
- 11・・垂直CCD
- 12・・電荷検出部
- 13 [13A, 13B, 13C, 13D]・・選択ゲート
- S··撮像信号
- 20・・撮像装置
- 30・・外部回路
- 40・・固体撮像素子
- 70· · 駆動電源
- 80・・タイミングジェネレータ
- 100・・撮像エリア
- 120・・感光部
- 130··垂直CCD
- 132・・ダミー垂直CCD
 - FD・・フローティングデフュージョン
- ROG・・読出しゲート部
- VOG・・選択ゲート
- CS・・チャネルストップ
 - V1~V6・・垂直転送電極
- φV1~φV6・・垂直転送パルス
- Voc・・選択ゲート電圧
- øRG・・リセットゲートパルス
- Vpp・・ドレイン電圧
- Xsg・・読出しパルス
- VRD・・リセットドレイン電圧
- CLP・・クランプパルス
- HP・・ホールドパルス
- 200・・読出処理部
- 210・・電荷検出部
- 220a・・信号成分選択MOSトランジスタ
- 220b・・雑音成分選択MOSトランジスタ
- 222a・・信号成分用列選択MOSトランジスタ
- 222b・・リセット雑音成分用列選択MOSトランジスタ
- 230 · 带域制限部
- 230a・・第1の帯域制限部
- 230b・・第2の帯域制限部
- 250・・CDS処理部
- 270・・列選択部
- 280・・列選択パルス生成部
- 290・・出力信号線

WO 03/107661



Cb・・リセット雑音成分用帯域制限容量

CL・・クランプ容量

Ch・・ホールド容量

LM・・負荷MOSトランジスタ

DM・・駆動MOSトランジスタ

RG・・リセットゲート線

SP(n)・・列選択パルス

300・・信号処理部

310··A/D変換部

320・・画像記憶部

330・・メモリ制御部

340··D/A変換部

350・・NTSCコンバータ

360・・ディスプレイ

TO~T12··時刻

t1、t2・・期間



Internal application No.
PCT/JP03/07496

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H04N5/335, H01L27/148							
According to	According to International Patent Classification (IPC) or to both national classification and IPC						
	SEARCHED						
Int.	Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H04N5/335, H01L27/148						
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922—1996 Jitsuyo Shinan Toroku Koho 1996—2003 Kokai Jitsuyo Shinan Koho 1971—2003 Toroku Jitsuyo Shinan Koho 1994—2003							
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)							
C. DOCUI	MENTS CONSIDERED TO BE RELEVANT						
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.				
. A	JP 6-97414 A (Hitachi, Ltd.) 08 April, 1994 (08.04.94), Full text; Figs. 1 to 10 (Family: none)		1-31				
A .	JP 58-209269 A (Tokyo Shibau Ltd.), 06 December, 1983 (06.12.83), Page 2, lower right column, l lower left column, line 14; F (Family: none)	1-12,14-16, 18-20,22-24, 25-31					
A	JP 7-131714 A (Hitachi, Ltd. 19 May, 1995 (19.05.95), Par. Nos. [0059] to [0061]; F (Family: none)	13,17,21,25					
Furth	er documents are listed in the continuation of Box C.	See patent family annex.					
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance earlier document but published on or after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family Date of mailing of the international search report 30 September, 2003 (30.09.03)							
	nailing address of the ISA/	Authorized officer					
Name and n							
Telephone No.							

			国際語	開査報			ſ	国	際出願番号	+ 1	/JP0	3/07496
A. 発	き明の属	する分	野の分類	(国際保	許分類	(IPC))		- 				
I	lnt.	Cl	H04	N 5 / 3	35, H	01L27,	/148					
B. 調 調査を行				特許分類	(IP	C)) ·						
						01L27,	/148	ł				
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2003年 日本国実用新案登録公報 1996-2003年 日本国登録実用新案公報 1994-2003年												
国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)												
C. B	 退油 すス	と認め	られるづ	一 献								
引用文献カテゴリ	獣の				一部の箇戸	所が関連する	 らときは、		の関連する	る箇所の	D表示	関連する 請求の範囲の番号
A		JΡ	6 —	974	14	A (株式会 全文, 第 1	≷社日立	立 製	操作所)			1-31
А	\	1 9	83.	12.	06, 3	9 A (東 第2頁下 <i>は</i> リーなし)					欄第14	1-12, $14-16,$ $18-20,$ $22-24,$ $25-31$
I C欄の続きにも文献が列挙されている。												
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「A」特に関連のある文献であって、発明の原理又は理論の理解のために引用するもの「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの「8」同一パテントファミリー文献												

国際調査を完了した日

16.09.03

国際調査報告の発送日

30.09.03

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP) 郵便番号100-8915

郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 特許庁審査官(権限のある職員) 徳田 賢二

電話番号 03-3581-1101 内線 3502

3137

5 P

	国际网络干酪	国际国际银行 1	
C(続き).	関連すると認められる文献		関連する
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは	は、その関連する箇所の表示	請求の範囲の番号
A	TP 7-131714 A (株式会社日	立製作所)	13, 17,
	1995.05.19,段落番号【005	9] -【0061】,第	21, 25
1	28-30図(ファミリーなし)		
)			}
	·		
		•	ĺ
	·		
1			
Ì	,		
-			
1.			
	·		
1			
			1
	·		
		·	